

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 1 1 月 2 0 日
Date of Application:


出 願 番 号 特 願 2 0 0 2 - 3 3 6 5 4 4
Application Number:
[ST. 10/C]: [J P 2 0 0 2 - 3 3 6 5 4 4]

出 願 人 セイコーエプソン株式会社
Applicant(s):

2 0 0 3 年 9 月 3 0 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 J0094548

【提出日】 平成14年11月20日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/02
H01L 27/00
H01L 27/14

【発明の名称】 チップ間光インターコネクション回路、電気光学装置および電子機器

【請求項の数】 15

【発明者】

 【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

 【氏名】 近藤 貴幸

【特許出願人】

 【識別番号】 000002369

 【氏名又は名称】 セイコーエプソン株式会社

【代理人】

 【識別番号】 100089037

 【弁理士】

 【氏名又は名称】 渡邊 隆

【代理人】

 【識別番号】 100064908

 【弁理士】

 【氏名又は名称】 志賀 正武

【選任した代理人】

 【識別番号】 100110364

 【弁理士】

 【氏名又は名称】 実広 信哉

【手数料の表示】

【予納台帳番号】 008707

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9910485

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 チップ間光インターコネクション回路、電気光学装置および電子機器

【特許請求の範囲】

【請求項 1】 基板上に取り付けられた発光機能を有する微小タイル状素子と、

前記基板上に取り付けられた受光機能を有する微小タイル状素子と、

前記発光機能を有する微小タイル状素子及び前記受光機能を有する微小タイル状素子とを光学的に接続するものであって、前記基板上に設けられた光導波路材を有してなる光導波路と、

前記基板上に設けられた電極であって、前記発光機能を有する微小タイル状素子又は受光機能を有する微小タイル状素子と電氣的に接続された電極とを有することを特徴とするチップ間光インターコネクション回路。

【請求項 2】 前記電極は、前記基板上に実装された集積回路チップについての配線用電極となるボンディングパッドであることを特徴とする請求項 1 記載のチップ間光インターコネクション回路。

【請求項 3】 前記電極は、前記基板上に集積回路チップをフリップチップ実装したときのボンディングパッドであることを特徴とする請求項 1 記載のチップ間光インターコネクション回路。

【請求項 4】 前記集積回路チップには、凸形状の導電部材からなるバンパが設けられており、

該バンパは、前記集積回路チップの入力端子又は出力端子と電氣的に接続されているとともに、前記電極に接合されていることを特徴とする請求項 2 又は 3 記載のチップ間光インターコネクション回路。

【請求項 5】 前記基板上には、複数の集積回路チップが実装されており、前記集積回路チップ間の信号伝送は、少なくとも、前記発光機能を有する微小タイル状素子、受光機能を有する微小タイル状素子および光導波路を経由して行われることを特徴とする請求項 1 乃至 4 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 6】 一つの前記光導波路には、複数の前記受光機能を有する微小タイル状素子が光学的に接続されていることを特徴とする請求項 1 乃至 5 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 7】 前記発光機能を有する微小タイル状素子は、クロック信号となる光を放射することを特徴とする請求項 1 乃至 6 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 8】 前記基板は、フラットパネルディスプレイの構成要素となるものであり、

前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、

前記タイミングコントロール集積回路と前記ドライバ集積回路間には、少なくとも 1 本の前記光導波路が設けられていることを特徴とする請求項 2 乃至 7 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 9】 前記ドライバ集積回路は、前記基板上に複数個実装されており、

前記光導波路は、前記ドライバ集積回路毎に少なくとも 1 本ずつ設けられていることを特徴とする請求項 8 記載のチップ間光インターコネクション回路。

【請求項 1 0】 前記タイミングコントロール集積回路は、前記基板上に実装されたドライバ集積回路の数以上の前記発光機能を有する微小タイル状素子と電氣的に接続されていることを特徴とする請求項 8 又は 9 記載のチップ間光インターコネクション回路。

【請求項 1 1】 前記ドライバ集積回路は、少なくとも 1 つの前記受光機能を有する微小タイル状素子と電氣的に接続されていることを特徴とする請求項 8 乃至 1 0 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 1 2】 前記光導波路は、外乱光の入射を防ぐ処理が施されていることを特徴とする請求項 1 乃至 1 1 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 1 3】 前記基板上に取り付けられた複数の前記発光機能を有する微小タイル状素子は、該微小タイル状素子毎に少なくとも 2 種類の波長の異なる

光を前記光導波路に放射するものであることを特徴とする請求項 1 乃至 12 のいずれか一項に記載のチップ間光インターコネクション回路。

【請求項 14】 請求項 1 乃至 13 のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電気光学装置。

【請求項 15】 請求項 1 乃至 13 のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、チップ間光インターコネクション回路、電気光学装置および電子機器に関する。

【0002】

【従来の技術】

近年、平面ディスプレイ装置として、エレクトルミネッセンスパネル（ELP）、プラズマディスプレイパネル（PDP）、液晶表示装置（LCD）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献 1 参照）。

【0003】

【特許文献 1】

特開平 5-100246 号公報

【0004】

また、コンピュータは、集積回路の内部構造の微細化により、CPU 内部の動作速度（動作クロック）が年々向上している。しかし、CPU と記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。

【0005】

そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。

【0 0 0 6】

【発明が解決しようとする課題】

しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。

【0 0 0 7】

これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。

【0 0 0 8】

本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。

【0 0 0 9】

【課題を解決するための手段】

上記した目的を達成するために本発明のチップ間光インターコネクション回路は、基板上に取り付けられた発光機能を有する微小タイル状素子と、前記基板上に取り付けられた受光機能を有する微小タイル状素子と、前記発光機能を有する微小タイル状素子及び前記受光機能を有する微小タイル状素子とを光学的に接続するものであって、前記基板上に設けられた光導波路材を有してなる光導波路と、前記基板上に設けられた電極であって、前記発光機能を有する微小タイル状素子又は受光機能を有する微小タイル状素子と電氣的に接続された電極とを有する

ことを特徴とする。

本発明によれば、基板上に設けられた電極に電気信号を印加することで、その電極に接続された発光機能を有する微小タイル状素子から光信号を放射させることができる。その光信号は、光導波路を伝播して受光機能を有する微小タイル状素子に到達して電気信号に変換される。そこで、本発明によれば、微小タイル状素子間で光信号を送受信することができ、非常に高速な信号伝送手段を簡便に実現することができる。また、微小タイル状素子を非常に小さな形状（例えば、数百 μm 四方以下の面積と数十 μm 以下の厚さをもつもの）にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。本発明において、光導波路を構成する光導波路材としては、透明樹脂あるいはゾリゲルガラスを適用することができる。ゾリゲルガラスとは、ガラス成分を含む溶液を加熱するなどして固体ガラスに変質させたものである。

【0010】

また、本発明のチップ間光インターコネクション回路は、前記電極が前記基板上に実装された集積回路チップについての配線用電極となるボンディングパッドであることが好ましい。

本発明によれば、基板上に設けたボンディングパッドを介して、その基板上に実装された集積回路チップの接続端子（入出力端子）を前記微小タイル状素子に電気的に接続することができる。すなわち本発明によれば、ボンディングパッドを介して、集積回路チップの入出力信号（電気信号）を微小タイル状素子に伝達することができる。そこで、本発明によれば、基板上に実装された集積回路チップの入出力信号を光信号に変換して、その基板上において極めて高速に伝送することができる。

【0011】

また、本発明のチップ間光インターコネクション回路は、前記電極が前記基板上に集積回路チップをフリップチップ実装したときのボンディングパッドであることが好ましい。

本発明によれば、基板上に設けたボンディングパッドに集積回路チップをフリップチップ実装することができる。そこで、本発明によれば、基板上に集積回路

チップをコンパクトにかつ簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号に変換して高速に伝送することができる。

【0012】

また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに、凸形状の導電部材からなるバンプが設けられており、該バンプは、前記集積回路チップの入力端子又は出力端子と電氣的に接続されているとともに、前記電極に接合されていることが好ましい。

本発明によれば、ボンディングパッド及びバンプを用いて、集積回路チップを基板上に、電氣的かつ機械的に接続することができる。そこで、本発明によれば基板上に集積回路チップを直接的に簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号に変換して高速に伝送することができる。

【0013】

また、本発明のチップ間光インターコネクション回路は、前記基板上に、複数の集積回路チップが実装されており、前記集積回路チップ間の信号伝送は、少なくとも、前記発光機能を有する微小タイル状素子、受光機能を有する微小タイル状素子および光導波路を経由して行われることが好ましい。

本発明によれば、基板上に実装した複数の集積回路チップ同士の間において、光導波路を伝播する光信号を用いて高速にデータ伝送することができる。

【0014】

また、本発明のチップ間光インターコネクション回路は、一つの前記光導波路に、複数の前記受光機能を有する微小タイル状素子が光学的に接続されていることが好ましい。

本発明によれば、一つの光導波路で複数の微小タイル状素子に略同時に光信号を伝送することができ、光信号によるバスを簡便に実現することができる。

【0015】

また、本発明のチップ間光インターコネクション回路は、前記発光機能を有する微小タイル状素子がクロック信号となる光を放射することが好ましい。

本発明によれば、クロック信号を光信号に変換して伝送するので、従来よりも高い周波数のクロック信号を簡便な構成で伝送することができる。

【 0 0 1 6 】

また、本発明のチップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記タイミングコントロール集積回路と前記ドライバ集積回路間には、少なくとも 1 本の前記光導波路が設けられていることが好ましい。

本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路）とを、光導波路で接続することができる。したがって本発明にとれば、フラットパネルディスプレイをなす基板上において、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができる。

ここで、タイミングコントロール回路及びドライバ回路それぞれには、発光機能又は受光機能を有する微小タイル状素子を 1 個又は複数個電氣的に接続される。そして、タイミングコントロール回路とドライバ回路間は、1 本又は複数本の光導波路で接続することができる。

また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。

また、本発明によれば、映像信号などを光信号で伝送することができるので、画面から出る電磁波を大幅に低減することができ、電磁波障害（EMI）の発生を大幅に低減することができる。

【 0 0 1 7 】

また、本発明のチップ間光インターコネクション回路は、前記ドライバ集積回路が前記基板上に複数個実装されており、前記光導波路は、前記ドライバ集積回路毎に少なくとも 1 本ずつ設けられていることが好ましい。

本発明によれば、例えば、各ドライバ集積回路が（複数のデータ線又は複数の走査線を駆動制御する）複数のドライバ回路を備え、各ドライバ回路が画素マトリクスに対してデータ信号又は走査信号を出力するものとして、そのドライバ集積回路毎に 1 本又は複数本の光導波路でデータ信号又は走査信号を高速に送信することができる。したがって、本発明によれば、フラットパネルディスプレイの回路構成をシンプルにしながら高速化することができ、製造コストを低減することもできる。

【0018】

また、本発明のチップ間光インターコネクション回路は、前記タイミングコントロール集積回路が、前記基板上に実装されたドライバ集積回路の数以上の前記発光機能を有する微小タイル状素子と電気的に接続されていることが好ましい。

本発明によれば、タイミングコントロール集積回路が発光機能を有する微小タイル状素子を備えるので、光信号を出力することができるタイミングコントロール回路をコンパクトにかつ簡便に構成することができる。したがって、本発明によれば、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができるとともに、さらにフラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。

【0019】

また、本発明のチップ間光インターコネクション回路は、前記ドライバ集積回路が、少なくとも 1 つの前記受光機能を有する微小タイル状素子と電気的に接続されていることが好ましい。

本発明によれば、光信号を電気信号に変換することができるドライバ集積回路をコンパクトにかつ簡便に構成することができる。

【0020】

また、本発明のチップ間光インターコネクション回路は、前記光導波路が外乱光の入射を防ぐ処理が施されていることが好ましい。

本発明によれば、自然光又は室内の人工光並びに他の光導波路から漏れる光などの外乱光による誤動作を防ぐことができる。

【 0 0 2 1 】

また、本発明のチップ間光インターコネクション回路は、前記基板上に取り付けられた複数の前記発光機能を有する微小タイル状素子が、該微小タイル状素子毎に少なくとも 2 種類の波長の異なる光を前記光導波路に放射することが好ましい。

本発明によれば、1 つの光導波路で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。

【 0 0 2 2 】

本発明の電気光学装置は、前記チップ間光インターコネクション回路を備えたことを特徴とする。

本発明によれば、平面ディスプレイの走査信号及びデータ信号などを前記光インターコネクション回路によって伝送することで、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。

【 0 0 2 3 】

本発明の電子機器は、前記チップ間光インターコネクション回路を備えたことを特徴とする。

本発明によれば、例えば、CPU と記憶装置などとの間に本発明の光インターコネクション回路を適用することで、高速に信号処理することができかつコンパクトで高性能な電子機器を安価に提供することができる。

また、本発明によれば、例えば、表示装置に光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。

【 0 0 2 4 】**【発明の実施の形態】**

以下、本発明に係るチップ間光インターコネクション回路について、図面を参照して説明する。

(第 1 実施形態)

図1は本発明の第1実施形態に係るチップ間光インターコネクション回路の斜視図である。図2は図1に示すチップ間光インターコネクション回路の要部断面図である。本実施形態は、基板上に配置された複数の集積回路チップ（ICチップ、LSIチップなど）相互間を光導波路30を用いて接続するものである。

【0025】

基板10の上面には、複数の集積回路からなるLSI201a、201b、201cが実装されている。また、基板10の上面には、複数の光導波路30と、複数の微小タイル状素子200が取り付けられている。基板10としては、ガラスエポキシ基板、セラミック、ガラス、プラスチック、半導体基板、シリコンなど任意のものを適用することができる。各LSI201a、201b、201cは、半導体チップからなり、図2に示すように、基板10の上面にフリップチップ実装されている。なお、各LSI201a、201b、201cは、フリップチップ実装以外の方法で基板10に実装してもよい。

【0026】

微小タイル状素子200は、発光機能又は受光機能をもつ微小タイル状素子である。そして、発光機能をもつ微小タイル状素子200と受光機能をもつ微小タイル状素子が一對となり、それぞれ1つの光導波路30の端部に設けられている。換言すれば、発光機能をもつ微小タイル状素子200と受光機能をもつ微小タイル状素子が、光導波路30で光学的に接続されている。

【0027】

具体的には、図2に示すように、各微小タイル状素子200は基板10上に設けられた電極（ボンディングパッド）211と接続している。ここでは、LSI201a、201b、201cの基板10への実装は一般的なフリップチップ実装方法を使うことができる。例えばLSI201a、201b、201cの接続端子に設けられたバンプ212を電極211に圧着接合あるいは導電ペーストや異方性導電材を介して接続する。これらにより、LSI201a、201b、201cと微小タイル状素子200は、バンプ212及び電極211を介して電氣的に接続される。

【0028】

そこで、例えばLSI201aの出力信号（電気信号）は、バンプ212、電極（ボンディングパッド）211を介して微小タイル状素子200に送られる。その出力信号は、LSI201aの近隣に配置されている微小タイル状素子200で光パルス信号に変換され、光導波路30を伝播する。その光パルス信号は、光導波路30の端部であってLSI201bの近隣に配置されている微小タイル状素子200で電気信号に変換され、LSI201bの入力信号となる。

【0029】

本実施形態において、1つの光導波路30に、受光機能をもつ複数の微小タイル状素子200を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のLSI201a、201b、201cで共有されるクロック信号の配信を光導波路30によって行うことができる。

【0030】

（第2実施形態）

次に、本発明の第2実施形態に係るチップ間光インターコネクション回路の応用例について図3から図5を参照して説明する。本実施形態は、フラットパネルディスプレイ（FPD）のタイミングコントロール回路とドライバ回路とを光導波路30を用いて接続するものである。図3は本発明の第2実施形態に係るチップ間光インターコネクション回路の応用例を示す回路図である。

【0031】

フラットパネルディスプレイの構成部材となる基板10の上面には、タイミングコントロール回路（タイミングコントローラ）222と、複数のデータ線ドライバ回路223と、複数の走査線ドライバ回路224と、画素マトリックス（表示面）225が設けられている。基板10としては、ガラス又はプラスチックなどを適用することができる。タイミングコントロール回路222、データ線ドライバ回路223及び走査線ドライバ回路224は、それぞれ集積回路チップで構成されている。また、タイミングコントロール回路222の入力端子には、映像ソース221（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。

【0032】

そして、タイミングコントロール回路 2 2 2 とデータ線ドライバ回路 2 2 3 を結ぶように、またタイミングコントロール回路 2 2 2 と走査線ドライバ回路 2 2 4 を結ぶように、複数の光導波路 3 0 が設けられている。ここで、光導波路 3 0 は、データ線ドライバ回路 2 2 3 毎に、また走査線ドライバ回路 2 2 4 毎に、1 本ずつ設けられている。

【0 0 3 3】

タイミングコントロール回路 2 2 2 は、光導波路 3 0 の本数と同じ数、すなわちデータ線ドライバ回路 2 2 3 と走査線ドライバ回路 2 2 4 の数と同じ数の発光素子を備えている。この発光素子は、タイミングコントロール回路 2 2 2 の出力手段となるものであり、上記実施形態の発光機能をもつ微小タイル状素子 2 0 0 に該当する第 1 微小タイル状素子 2 1 で構成されている。この第 1 微小タイル状素子 2 1 は、例えば面発光レーザ（V C S E L）、電界吸収変調内蔵の D F B（Distributed Feedback）レーザ又は L E Dなどを備えるものとする。

【0 0 3 4】

各データ線ドライバ回路 2 2 3 及び各走査線ドライバ回路 2 2 4 は、受光素子を備えている。この受光素子は、データ線ドライバ回路 2 2 3 又は走査線ドライバ回路 2 2 4 の入力手段となるものであり、上記実施形態の受光機能をもつ微小タイル状素子 2 0 0 に該当する第 2 微小タイル状素子 2 2 で構成されている。この第 2 微小タイル状素子 2 2 は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。

【0 0 3 5】

このような構成により、まず、映像ソース 2 2 1 から出力された映像信号は、タイミングコントロール回路 2 2 2 に入力される。その映像信号は、タイミングコントロール回路 2 2 2 において処理され、各第 1 微小タイル状素子 2 1 によって光パルス信号に変換される。各第 1 微小タイル状素子 2 1 から放射された光パルス信号は、光導波路 3 0 を伝播し、第 2 微小タイル状素子 2 2 によって電気信号に変換され、各データ線ドライバ回路 2 2 3 及び各走査線ドライバ回路 2 2 4 の入力信号となる。この入力信号により、各データ線ドライバ回路 2 2 3 及び各走査線ドライバ回路 2 2 4 が制御される。

【0036】

そして、各データ線ドライバ回路223からは、画素マトリクス225に配置されている複数のデータ線（図示せず）毎に、データ信号が出力される。また、各走査線ドライバ回路224からは、画素マトリクス225に配置されている複数の走査線（図示せず）毎に、走査信号が出力される。これらの走査信号及びデータ信号により画素マトリクス225の各画素が逐次駆動制御され、画素マトリクス225において映像が表示される。

【0037】

なお、画素マトリクス225に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられている電気配線で構成してもよいが、上記光導波路30で構成してもよい。この構成とした場合、データ線ドライバ回路223及び走査線ドライバ回路224の出力部に発光機能をもつ上記第1微小タイル状素子21を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ上記第2微小タイル状素子22を設けることが好ましい。

【0038】

これらにより、本実施形態によれば、フラットパネルディスプレイをなす基板10上において、タイミングコントロール回路222と各データ線ドライバ回路223及び各走査線ドライバ回路224との間で、光信号によって極めて高速なデータ伝送をすることができる。したがって、本実施形態によれば、フラットパネルディスプレイにおける画面の大型化及び高品位化を促進することができる。

【0039】

また、本実施形態によれば、光導波路30と発光素子（第1微小タイル状素子21）や受光素子（第2微小タイル状素子22）を複雑な機構や調整などを必要とせず簡単に接続することができる。また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面（フラットパネルディスプレイ）から出る電磁波を大幅に低減することができ、電磁波障害（EMI）の発生を大幅に低減することができる。また、光導波路30は金属配線パターンに重ねて形成することもできる。

【 0 0 4 0 】

次に、本実施形態において、タイミングコントロール回路 2 2 2、データ線ドライバ回路 2 2 3 及び走査線ドライバ回路 2 2 4などをなす集積回路チップを基板 1 0 にフリップチップ実装した構成例について説明する。図 4 はタイミングコントロール回路などがフリップチップ実装された場合の構成例を示す要部断面図である。図 5 は図 4 に示す構成例の要部平面図である。本構成例は、本第 2 実施形態に第 1 実施形態の手法を組み合わせたものである。

【 0 0 4 1 】

フリップチップ IC 2 3 4 は、上記タイミングコントロール回路 2 2 2、データ線ドライバ回路 2 2 3 又は走査線ドライバ回路 2 2 4 に相当する回路であり、基板 1 0 上においてフリップチップ実装された IC チップである。基板 1 0 上には、メタル配線（ボンディングパッド）2 3 1 が設けられている。メタル配線 2 3 1 の上にバンパ 2 3 3 が設けられている。そして、バンパ 2 3 3 の上にフリップチップ IC 2 3 4 が設けられている。

【 0 0 4 2 】

フリップチップ IC 2 3 4 の近傍には、図 3 における発光機能をもつ第 1 微小タイル状素子 2 1 又は受光機能をもつ第 2 微小タイル状素子 2 2 に相当する微小タイル状素子 2 0 0 が基板 1 0 上に複数配置されている。各微小タイル状素子 2 0 0 は光導波路 3 0 の一端で被われている。そして、フリップチップ IC 2 3 4 の入力端子又は出力端子と微小タイル状素子 2 0 0 とは、バンパ 2 3 3 とメタル配線 2 3 1 によって電氣的に接続されている。

【 0 0 4 3 】

このような構成により、フリップチップ IC 2 3 4 の出力信号又は入力信号を光導波路 3 0 などを介して極めて高速に伝送することができる。なお、図 5 に示すように、フリップチップ IC 2 3 4 の近傍には、メタル配線 2 3 1 が複数設けられ、各メタル配線 2 3 1 毎に微小タイル状素子 2 0 0 が設けられ、微小タイル状素子 2 0 0 毎に光導波路 3 0 が設けられている。このような構成により、光パラレル通信を構成することができる。

【 0 0 4 4 】

また、上記第1及び第2実施形態において、図1から図5に示す光導波路30の表面などには外乱光の入射を防ぐ処理が施されていることが好ましい。このような構成にすることにより、自然光又は室内の照明などの外乱光が光導波路30に入射することを防止することができる。また、複数の光導波路30を基板10上に密接させて配置した場合であっても、ある光導波路30の伝播光が他の光導波路30に入射することを防止することができる。

【0045】

また、上記第1及び第2実施形態において、基板上10において、1つの光導波路30に複数の発光機能を有する微小タイル状素子200を設け、その各微小タイル状素子200が該微小タイル状素子毎に少なくとも2種類の波長の異なる光を光導波路30に放射する構成としてもよい。このような構成とすれば、1つの光導波路30で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。

【0046】

(光インターコネクション回路)

次に、上記第1実施形態及び第2実施形態のチップ間光インターコネクション回路の構成要素となる光インターコネクション回路の詳細について説明する。

【0047】

図6は本実施形態に係る光インターコネクション回路を示し、(a)は概略断面図であり、(b)は概略平面図である。本実施形態に係る光インターコネクション回路は、基板10の表面に接着された第1微小タイル状素子21及び第2微小タイル状素子22と、第1微小タイル状素子21と第2微小タイル状素子22を繋ぐように基板10の表面に形成された光導波路材からなる光導波路30とからなるものである。なお、第1微小タイル状素子21及び第2微小タイル状素子22は、上記第1実施形態及び第2実施形態の第1微小タイル状素子21及び第2微小タイル状素子22と同じものである。光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。基板10としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のも

のを適用することができる。

【0048】

第1微小タイル状素子21及び第2微小タイル素子22は、微小なタイル形状の半導体デバイス（微小タイル状素子）である。この微小タイル状素子は、例えば、厚さが $20\mu\text{m}$ 以下であり、縦横の大きさが数十 μm から数百 μm の板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。

【0049】

第1微小タイル状素子21は、発光機能をもつ発光部21aを備えている。第2微小タイル状素子22は、受光機能をもつ受光部22bを備えている。そして光導波路30をなす光導波路材は、少なくとも第1微小タイル状素子21の発光部21aと第2微小タイル状素子22の受光部22bを被うように形成されている。

【0050】

このように構成により、第1微小タイル状素子21の発光部21aから放射された光は、光導波路30を伝播し、第2微小タイル状素子22の受光部22bに到達する。そこで、発光部21aの発光動作を制御して光信号を発光部21aから放射すると、その光信号が光導波路30を伝播し、光導波路30を伝播してきた光信号を受光部22bが検出することができる。

【0051】

また、第1微小タイル状素子21から放射された光信号は、光導波路30を伝播して第2微小タイル状素子22に入射するとともに、第2微小タイル状素子22の上を通過する。これにより、1個の第1微小タイル状素子21から複数個の第2微小タイル状素子22へ略同時に光信号を送信することができる。ここで、第2微小タイル状素子22の厚さを $20\mu\text{m}$ 以下とすることにより、基板との段差が十分小さくなるため、図6のように段差を乗り越えて連続的に光導波路30を形成できる。段差部において連続的に光導波路30を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路30をなす光導波路材の厚さを数十 μm 以下にする

ことができる。

【0052】

第1微小タイル状素子21は、例えば、LED、VCSEL（面発光レーザ）又は電界吸収変調器内蔵のDFBレーザを備えるものとする。発光デバイスとして、LEDはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Mbps程度と遅い。これに対してVCSELは、10Gbpsを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。DFBレーザは、変調速度は1Gbps程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板10の平面と平行な方向、すなわち光導波路30に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。

【0053】

第2微小タイル状素子22は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、PIN型フォトダイオード、APD（アバランシェフォトダイオード）、MSM型フォトダイオードを用途に応じて選ぶことができる。APDは、光感度、応答周波数ともに高い。MSM型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。

【0054】

また、受光素子からなる第3微小タイル状素子（図示せず）を第1微小タイル状素子21に重ねるように形成することもできる。こうすれば第1微小タイル状素子21の発光量を第3微小タイル状素子でモニタし、その値を第1微小タイル状素子21へフィードバックさせることでAPC機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第1微小タイル状素子21そのものにAPC機能を内蔵させてもよい。また、第2微小タイル状素子22は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。

【0055】

そして、第1微小タイル状素子21及び第2微小タイル状素子22は、基板1

0 に設けられた集積回路、又は E L 表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電氣的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板 10 に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。

【0056】

図 6 においては、第 1 微小タイル状素子 21 と第 2 微小タイル状素子 22 がそれぞれ一つずつ、一本の光導光路 30 に結合されているが、第 2 微小タイル状素子 22 の個数は複数個であってもよい。この場合、一つの第 1 微小タイル状素子 21（発光素子）から送信された光信号は、一本の光導光路 30 を伝播して、複数の第 2 微小タイル状素子 22 で同時に検出されることができる。これは一对多のバスラインと同じである。

また、第 1 微小タイル状素子 21 と第 2 微小タイル状素子 22 とともに複数個であってもよい。ここで、各第 1 微小タイル状素子 21 は、放射する光の波長が異なるものとしてもよい。また、各第 2 微小タイル状素子 22 は、少なくとも 1 つの第 1 微小タイル状素子 21 が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第 1 微小タイル状素子 21 からそれぞれ送信された複数の光信号が、1 つの光導波路 30 を同時に伝播して、複数の第 2 微小タイル状素子 22 それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。

【0057】

また、光導波路 30 は、図 6 においては直線状に形成されているが、曲線状に形成したり複数の分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板 10 の表面に複数の組の第 1 微小タイル状素子 21 と第 2 微小タイル状素子 22 及び光導波路 30 を形成してもかまわない。さらに、基板 10 の

表裏両面に第 1 微小タイル状素子 2 1 と第 2 微小タイル状素子 2 2 及び光導波路 3 0 を形成することもできる。

【0058】

次に、本実施形態に係る光インターコネクション回路の変形例について図 7 から図 10 を参照して説明する。本実施形態は、第 1 微小タイル状素子 2 1 及び第 2 微小タイル状素子 2 2 の近傍の光導波路 3 0 において、光を散乱する光散乱機構を備えている点が図 6 に示す構成と異なる。図 7 は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。

【0059】

本光インターコネクション回路は、光導波路 3 0 をなす光導波路材における第 1 微小タイル状素子 2 1 及び第 2 微小タイル状素子 2 2 の近傍に、光散乱機構 3 1 a をなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構 3 1 a を備えた光導波路 3 0 は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構 3 1 a を備えた光導波路 3 0 を形成する。

【0060】

また、光導光路 3 0 の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。

【0061】

図 8 は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構 3 1 a' は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構 3 1 a'（ドーム状光散乱機構）を覆うように光導光路 3 0 が形成されている。この光散乱機構 3 1 a' は、図 7 に示す光散乱機構 3 1 a より

も、その大きさ及び形状などが制御しやすいので、光導波路 30 と第 1 微小タイル状素子 21 又は第 2 微小タイル状素子 22 との光結合効率の容易な調整が可能となる。

【0062】

次に、光散乱機構 31a' の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板 10 の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構 31a' を第 1 微小タイル状素子 21 又は第 2 微小タイル状素子 22 の上に形成する。次いで、ドーム状の光散乱機構 31a' を覆うように透明樹脂又はゾルゲルガラスで線状の光導光路 30 を形成する。

【0063】

図 9 は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構 31b は、光導波路 30 をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構 31b も第 1 微小タイル状素子 21 及び第 2 微小タイル状素子 22 の近傍に設けられている。ここで、光散乱機構 31b をなす凹凸は、エンボス加工又はスタンパ転写などで形成する。

【0064】

図 10 は本実施形態に係る光インターコネクション回路の他の変形例を示し、(a) は概略側面図であり、(b) は概略平面図である。本光インターコネクション回路の光散乱機構 31c は、光導波路 30 をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路 30 において、第 2 微小タイル状素子 22 の受光部 22b の近傍について光導波路材の線幅及び高さを小さく絞っている。

【0065】

光散乱機構 31c を備えた光導波路 30 の製造方法について次に説明する。先ず、基板 10 の表面の所望位置に第 1 微小タイル状素子 21 及び第 2 微小タイル

状素子 22 を接着する。次いで、基板 10 の表面全体、並びに第 1 微小タイル状素子 21 及び第 2 微小タイル状素子 22 の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路 30 を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第 2 微小タイル状素子 22 の受光部 22b の近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。

【0066】

次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図 10 に示すような受光部 22b の近傍で線幅が絞られた形状となる。

【0067】

上記のように、光導波路 30 における第 1 微小タイル状素子 21 の近傍に光散乱機構 31a, 31b, 31c を設けることにより、第 1 微小タイル状素子 21 から放射された光信号がその光散乱機構 31a, 31b, 31c で散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第 2 微小タイル状素子 22 の近傍に光散乱機構 31a, 31b, 31c を設けることで、光導波路 30 を伝播してきた光信号が第 2 微小タイル状素子 22 の近傍で散乱され、光信号を第 2 微小タイル状素子 22 に効率よく入射させることができる。

【0068】

次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図 11 から図 13 を参照して説明する。本実施形態は、光導波路 30 における第 1 微小タイル状素子 21 及び第 2 微小タイル状素子 22 の近傍、又は光導波路 30 の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図 11 は、本実施形態に係る光インターコネクション回路の変形例を示し、(a) は概略側面図であり、(b) は概略平面図である。

【0069】

例えば、光導波路 30 をなす光導波路材の表面に金属膜を形成することで光反

射機構 32a, 32b を設ける。また、光導波路 30 をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構 32a, 32b を設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構 32a, 32b をなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構 32a 又は光反射機構 32b は、光導光路 30 の全体に施してもかまわない。

【0070】

このような構成にすることにより、第 1 微小タイル状素子 21 から放射された光信号が光反射機構 32a で光導波路 30 に沿う方向に反射され、その光信号の一部が光反射機構 32b で第 2 微小タイル状素子 22 の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。

【0071】

図 12 は本実施形態に係る光インターコネクション回路の他の変形例を示し、(a) は概略側面図であり、(b) は概略平面図である。本光インターコネクション回路の光反射機構 32c は、反射面を有する反射板が光導波路 30 の端部に貼り付けられた構成となっている。ここで、光反射機構 32c の反射面は、基板 10 の表面に対して例えば 45 度の角度をもつように設けられている。

【0072】

また、本光インターコネクション回路では、2 本の平行な光導波路 30a, 30b が設けられている。そして、光反射機構 32c は、2 本の光導波路 30a, 30b の一方端に設けられ、光導波路 30a, 30b に共用される 1 枚の共通反射板となっている。そこで、2 つの第 1 微小タイル状素子 21 からそれぞれ放射された光信号は、光反射機構 32c によってそれぞれ光導波路 30a, 30b に沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。

なお、図 12 に示す形態では、2 本の光導波路 30a, 30b に共通の光反射機構 32c を設けたが、3 本以上の光導波路に共通の光反射機構 32c を設けて

もよい。

【0073】

図13は本実施形態に係る光インターコネクション回路の他の変形例を示し、(a)は概略側面図であり、(b)は概略平面図である。本光インターコネクション回路の光反射機構32d、32eは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構32dは第1微小タイル状素子21に被さるように、光反射機構32eは第2微小タイル状素子22に被さるように、光導波路30上に設置されている。

【0074】

ここで、光導波路30aと光導波路30bの間隔が比較的大きい場合は、図13に示すように各光導波路30a、30bに別個に光反射機構32eを取り付ける。光導波路30aと光導波路30bが接近しておりほぼ平行に配置されている場合は、図13に示すように光導波路30a、30bに共通な光反射機構32dを取り付けてもよい。

【0075】

上記図7から図13に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。

【0076】

（製造方法）

次に、上記実施形態に係る光インターコネクション回路における光導波路30の製造方法について、図14から図17を参照して説明する。図14は光導波路30の製造方法を示す模式側面図である。

【0077】

まず、基板10の上面に上記第1微小タイル状素子及び第2微小タイル状素子を接着しておく。その後、光導波路30の製造工程に入る。そして、図14(a)に示すように、基板10の上面と第1微小タイル状素子及び第2微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂30cをコーティングする。このコーティングは、スピコート法、ロールコート法、スプレイコート法などで行う。

【 0 0 7 8 】

次いで液状の光硬化樹脂 3 0 c に対して、所望パターンのマスクを介して紫外線（U V）を照射する。これにより、液状の光硬化樹脂 3 0 c における所望領域だけが硬化しパターンニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図 1 4 （b）に示すように、硬化された光導波路材からなる光導波路 3 0 d が形成される。

【 0 0 7 9 】

図 1 5 は光導波路 3 0 の製造方法についての他の例を示す模式側面図である。まず、基板 1 0 の上面に上記第 1 微小タイル状素子及び第 2 微小タイル状素子を接着しておく。その後、光導波路 3 0 の製造工程に入る。そして、図 1 5 （a）に示すように、基板 1 0 の上面と第 1 微小タイル状素子及び第 2 微小タイル状素子（図示せず）の上面全体に樹脂 3 0 e をコーティングして硬化させる。このコーティングは、スピコート法、ロールコート法、スプレーコート法などで行う。次いで、樹脂 3 0 e における所望領域にレジストマスク 4 1 を形成する。このレジストマスク 4 1 の形成領域は光導波路 3 0 を形成する領域と同じである。

【 0 0 8 0 】

次いで、図 1 5 （b）に示すように、レジストマスク 4 1 の上から基板 1 0 全体についてドライエッチング又はウエットエッチングを施し、レジストマスク 4 1 の下以外にある樹脂 e を除去する。このようにフォトリソパターンニングして、レジストマスク 4 1 を除去することで、光導波路材からなる光導波路 3 0 f が形成される。

【 0 0 8 1 】

図 1 6 は光導波路 3 0 の製造方法についての他の例を示す模式側面図である。まず、基板 1 0 の上面に上記第 1 微小タイル状素子及び第 2 微小タイル状素子を接着しておく。その後、光導波路 3 0 の製造工程に入る。そして、基板 1 0 の上面と第 1 微小タイル状素子及び第 2 微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面 5 1 を設ける。

【 0 0 8 2 】

次いで、図 1 6 （a）に示すように、撥液表面 5 1 における所望パターン領域

に紫外線を照射することなどして、撥液表面 5 1 のなかに所望パターンの親液表面 5 2 を設ける。次いで、図 1 6 (b) に示すように、親液表面 5 2 のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材 3 0 g を滴下する。光導波路材 3 0 g としては、透明樹脂又はゾルゲルガラスを用いる。そして、基板 1 0 上に滴下された光導波路材 3 0 g を硬化させることで、光導波路材からなる光導波路 3 0 h が形成される。

ゾルゲルガラスで光導波路 3 0 g を形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面 5 2 に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路 3 0 h とする。

【 0 0 8 3 】

図 1 7 は光導波路 3 0 の製造方法についての他の例を示す模式側面図である。まず、基板 1 0 の上面に上記第 1 微小タイル状素子及び第 2 微小タイル状素子を接着しておく。その後、光導波路 3 0 の製造工程に入る。そして、図 1 7 (a) に示すように、基板 1 0 の上面並びに第 1 微小タイル状素子及び第 2 微小タイル状素子の上面であって、光導波路 3 0 を設けようとする領域を被うように、液状の樹脂 3 0 i を塗布する。

【 0 0 8 4 】

次いで、光導波路 3 0 のパターン形状 5 2 をもつ型であるスタンプ 5 1 を、基板 1 0 の上方から基板 1 0 の表面に押し付ける。次いで、図 1 7 (b) に示すように、基板 1 0 の表面からスタンプ 5 1 を持ち上げる。これらにより、スタンプ 5 1 を用いたパターン転写法により、基板 1 0 上に所望パターン形状の光導波路材からなる光導波路 3 0 j が形成される。

【 0 0 8 5 】

光導波路 3 0 の製造方法は、上記図 1 4 から図 1 7 に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路 3 0 をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路 3 0 をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用い

て樹脂などの所望部材を基板 10 に塗布する手法を採用してもよい。

【0086】

(微小タイル状素子の製造方法)

次に、上記第 1 微小タイル状素子 21 及び第 2 微小タイル状素子 22 をなす微小タイル状素子の製造方法について図 18 から図 27 を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・LSI チップ上に接合する場合について説明するが、半導体デバイスの種類及び LSI チップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。

【0087】

<第 1 工程>

図 18 は微小タイル状素子の製造方法の第 1 工程を示す概略断面図である。図 18 において、基板 110 は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板 110 における最下位層には、犠牲層 111 を設けておく。犠牲層 111 は、アルミニウム・ヒ素（AlAs）からなり、厚さが例えば数百 nm の層である。

例えば、犠牲層 111 の上層には機能層 112 を設ける。機能層 112 の厚さは、例えば $1\ \mu\text{m}$ から $10\ (20)\ \mu\text{m}$ 程度とする。そして、機能層 112 において半導体デバイス（半導体素子）113 を作成する。半導体デバイス 113 としては、例えば発光ダイオード（LED）、面発光レーザ（VCSEL）、フォトダイオード（PD）、DFB レーザなどが挙げられる。これらの半導体デバイス 113 は、何れも基板 110 上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス 113 には、電極も形成し、動作テストも行う。

【0088】

<第 2 工程>

図 19 は微小タイル状素子の製造方法の第 2 工程を示す概略断面図である。本

工程においては、各半導体デバイス 113 を分割するように分離溝 121 を形成する。分離溝 121 は、少なくとも犠牲層 111 に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、 $10\mu\text{m}$ から数百 μm とする。また、分離溝 121 は、後述するところの選択エッチング液が当該分離溝 121 を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝 121 は、基盤のごとく格子状に形成することが好ましい。

また、分離溝 121 相互の間隔を数十 μm から数百 μm とすることで、分離溝 121 によって分割・形成される各半導体デバイス 113 のサイズを、数十 μm から数百 μm 四方の面積をもつものとする。分離溝 121 の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲で U 字形溝のダイシングで分離溝 121 を形成してもよい。

【0089】

<第3工程>

図 20 は微小タイル状素子の製造方法の第 3 工程を示す概略断面図である。本工程においては、中間転写フィルム 131 を基板 110 の表面（半導体デバイス 113 側）に貼り付ける。中間転写フィルム 131 は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。

【0090】

<第4工程>

図 21 は微小タイル状素子の製造方法の第 4 工程を示す概略断面図である。本工程においては、分離溝 121 に選択エッチング液 141 を注入する。本工程では、犠牲層 111 のみを選択的にエッチングするために、選択エッチング液 141 として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。

【0091】

<第5工程>

図 22 は微小タイル状素子の製造方法の第 5 工程を示す概略断面図である。本工程においては、第 4 工程での分離溝 121 への選択エッチング液 141 の注入後、所定時間の経過により、犠牲層 111 のすべてを選択的にエッチングして基

板 1 1 0 から取り除く。

【 0 0 9 2 】

< 第 6 工程 >

図 2 3 は微小タイル状素子の製造方法の第 6 工程を示す概略断面図である。第 5 工程で犠牲層 1 1 1 が全てエッチングされると、基板 1 1 0 から機能層 1 1 2 が切り離される。そして、本工程において、中間転写フィルム 1 3 1 を基板 1 1 0 から引き離すことにより、中間転写フィルム 1 3 1 に貼り付けられている機能層 1 1 2 を基板 1 1 0 から引き離す。

これらにより、半導体デバイス 1 1 3 が形成された機能層 1 1 2 は、分離溝 1 2 1 の形成及び犠牲層 1 1 1 のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム 1 3 1 に貼り付け保持されることとなる。ここで、機能層の厚さが例えば $1\ \mu\text{m}$ から $8\ \mu\text{m}$ 、大きさ（縦横）が例えば数十 μm から数百 μm であるのが好ましい。

【 0 0 9 3 】

< 第 7 工程 >

図 2 4 は微小タイル状素子の製造方法の第 7 工程を示す概略断面図である。本工程においては、（微小タイル状素子 1 6 1 が貼り付けられた）中間転写フィルム 1 3 1 を移動させることで、最終基板 1 7 1 の所望の位置に微小タイル状素子 1 6 1 をアライメントする。ここで、最終基板 1 7 1 は、例えば、シリコン半導体（図 1 における基板 1 0）からなり、LSI 領域 1 7 2 が形成されている。また、最終基板 1 7 1 の所望の位置には、微小タイル状素子 1 6 1 を接着するための接着剤 1 7 3 を塗布しておく。

【 0 0 9 4 】

< 第 8 工程 >

図 2 5 は微小タイル状素子の製造方法の第 8 工程を示す概略断面図である。本工程においては、最終基板 1 7 1 の所望の位置にアライメントされた微小タイル状素子 1 6 1 を、中間転写フィルム 1 3 1 越しに裏押しピン 1 8 1 で押しつけて最終基板 1 7 1 に接合する。ここで、所望の位置には接着剤 1 7 3 が塗布されて

いるので、その最終基板 171 の所望の位置に微小タイル状素子 161 が接着される。

【0095】

<第9工程>

図26は微小タイル状素子の製造方法の第9工程を示す概略断面図である。本工程においては、中間転写フィルム 131 の粘着力を消失させて、微小タイル状素子 161 から中間転写フィルム 131 を剥がす。

中間転写フィルム 131 の粘着剤は、紫外線（UV）又は熱により粘着力が消失するものにしておく。UV硬化性の粘着剤とした場合は、裏押しピン 181 を透明な材質にしておき、裏押しピン 181 の先端から紫外線（UV）を照射することで中間転写フィルム 131 の粘着力を消失させる。熱硬化性の粘着剤とした場合は、裏押しピン 181 を加熱すればよい。あるいは第6工程の後で、中間転写フィルム 131 を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子 161 は非常に薄く軽いので中間転写フィルム 131 に保持される。

【0096】

<第10工程>

本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子 161 を最終基板 171 に本接合する。

【0097】

<第11工程>

図27は微小タイル状素子の製造方法の第11工程を示す概略断面図である。本工程においては、微小タイル状素子 161 の電極と最終基板 171 上の回路を配線 191 により電氣的に繋ぎ、一つのLSIチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板 171 としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。

【0098】

(応用例)

以下、本発明に係るチップ間光インターコネクション回路の応用例について説

明する。

例えば上記実施形態のチップ間光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、コンピュータが挙げられる。そして、CPUをなすLSIチップを基板10上にフリップチップ実装し、記憶装置などをなすLSIチップも基板10上にフリップチップ実装する。そして、CPUをなすLSIチップ内での信号処理は電気信号を用いて行うが、CPUと記憶装置などの間でデータを伝送するバスに上記実施形態のチップ間光インターコネクション回路を適用する。

【0099】

これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化することが可能となる。

【0100】

(電子機器)

上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。

図28は、携帯電話の一例を示した斜視図である。図28において、符号100は上記のチップ間光インターコネクション回路を用いた携帯電話本体を示し、符号1001は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。

【0101】

図29は、腕時計型電子機器の一例を示した斜視図である。図29において、符号1100は上記のチップ間光インターコネクション回路を用いた時計本体を示し、符号1101は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。

【0102】

図30は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図30において、符号1200は情報処理装置、符号1202はキー

ボードなどの入力部、符号 1 2 0 4 は上記のチップ間光インターコネクション回路を用いた情報処理装置本体、符号 1 2 0 6 は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。

【0 1 0 3】

図 2 8 から図 3 0 に示す電子機器は、上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を高性能化及び小型化することができる。さらにまた、上記実施形態のチップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。

【0 1 0 4】

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。

【図面の簡単な説明】

- 【図 1】 本発明の第 1 実施形態に係る回路の斜視図である。
- 【図 2】 同上の回路の要部断面図である。
- 【図 3】 本発明の第 2 実施形態に係る回路の回路図である。
- 【図 4】 同上の回路の要部断面図である。
- 【図 5】 同上の回路の要部平面図である。
- 【図 6】 本発明の実施形態に係る回路要素の概略図である。
- 【図 7】 同上の回路要素の変形例を示す側面図である。
- 【図 8】 同上の回路要素の変形例を示す側面図である。
- 【図 9】 同上の回路要素の変形例を示す側面図である。
- 【図 1 0】 同上の回路要素の変形例を示す側面図である。
- 【図 1 1】 同上の回路要素の変形例を示す側面図である。
- 【図 1 2】 同上の回路要素の変形例を示す側面図である。
- 【図 1 3】 同上の回路要素の変形例を示す側面図である。


- 【図 1 4】 本発明の実施形態に係る製造方法を示す模式側面図である。
- 【図 1 5】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図 1 6】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図 1 7】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図 1 8】 微小タイル状素子の製法の第 1 工程を示す概略断面図である。
- 【図 1 9】 同上の製法の第 2 工程を示す概略断面図である。
- 【図 2 0】 同上の製法の第 3 工程を示す概略断面図である。
- 【図 2 1】 同上の製造方法の第 4 工程を示す概略断面図である。
- 【図 2 2】 同上の製造方法の第 5 工程を示す概略断面図である。
- 【図 2 3】 同上の製造方法の第 6 工程を示す概略断面図である。
- 【図 2 4】 同上の製造方法の第 7 工程を示す概略断面図である。
- 【図 2 5】 同上の製造方法の第 8 工程を示す概略断面図である。
- 【図 2 6】 同上の製造方法の第 9 工程を示す概略断面図である。
- 【図 2 7】 同上の製造方法の第 1 1 工程を示す概略断面図である。
- 【図 2 8】 本実施形態の回路を備えた電子機器の一例を示す図である。
- 【図 2 9】 本実施形態の回路を備えた電子機器の一例を示す図である。
- 【図 3 0】 本実施形態の回路を備えた電子機器の一例を示す図である。

【符号の説明】


1 0…基板、2 1…第 1 微小タイル状素子、2 1 a…発光部、2 2…第 2 微小タイル状素子、2 2 b…受光部、3 0…光導波路、2 0 0…微小タイル状素子、2 0 1 a, 2 0 1 b, 2 0 1 c…L S I、2 1 1…電極（ボンディングパッド）、2 1 2, 2 3 3…バンプ、2 2 1…映像ソース、2 2 2…タイミングコントロール回路（タイミングコントローラ）、2 2 3…データ線ドライバ回路、2 2 4…走査線ドライバ回路、2 2 5…画素マトリクス、2 3 1…メタル配線、2 3 4…フリップチップ I C

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 1 0】




【図 1 1】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 25】




【図 26】




【図 27】




【図 28】



【図 29】



【図 30】



【書類名】 要約書

【要約】

【課題】 信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器を提供する。

【解決手段】 基板 1 0 上に取り付けられた発光機能を有する微小タイル状素子 2 0 0 と、基板 1 0 上に取り付けられた受光機能を有する微小タイル状素子 2 0 0 と、発光機能を有する微小タイル状素子 2 0 0 及び受光機能を有する微小タイル状素子 2 0 0 とを光学的に接続するものであって、基板 1 0 上に設けられた光導波路材を有してなる光導波路 3 0 と、基板 1 0 上に設けられた電極であって、発光機能を有する微小タイル状素子 2 0 0 又は受光機能を有する微小タイル状素子 2 0 0 と電気的に接続された電極とを有することを特徴とする。

【選択図】 図 1

認定・付加情報

特許出願の番号	特願 2 0 0 2 - 3 3 6 5 4 4
受付番号	5 0 2 0 1 7 5 2 5 3 3
書類名	特許願
担当官	森吉 美智枝 7 5 7 7
作成日	平成 1 4 年 1 1 月 2 7 日

< 認定情報・付加情報 >

【特許出願人】

【識別番号】	000002369
【住所又は居所】	東京都新宿区西新宿 2 丁目 4 番 1 号
【氏名又は名称】	セイコーエプソン株式会社

【代理人】

申請人

【識別番号】	100089037
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 O R ビ ル 志賀国際特許事務所
【氏名又は名称】	渡邊 隆

【代理人】

【識別番号】	100064908
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 O R ビ ル 志賀国際特許事務所
【氏名又は名称】	志賀 正武

【選任した代理人】

【識別番号】	100110364
【住所又は居所】	東京都新宿区高田馬場 3 丁目 2 3 番 3 号 O R ビ ル 志賀国際特許事務所
【氏名又は名称】	実広 信哉

次頁無

特願 2 0 0 2 - 3 3 6 5 4 4

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 3 6 9]

1 . 変更年月日

1 9 9 0 年 8 月 2 0 日

[変更理由]

新規登録

住 所

東京都新宿区西新宿 2 丁目 4 番 1 号

氏 名

セイコーエプソン株式会社